(19)日本国特許庁(JP)

# (12) 特 許 公 報 (B2)

(11)特許番号

# 第2937817号

(45)発行日 平成11年(1999) 8月23日

(24)登録日 平成11年(1999)6月11日

 (51) Int.Cl.<sup>6</sup>
 酸別記号
 FI

 H01L 21/316
 H01L 21/316
 U

 S
 29/78
 29/78
 301G

請求項の数12(全 9 頁)

(73)特許権者 000005843 特願平7-196726 (21)出願番号 松下電子工業株式会社 大阪府高槻市幸町1番1号 (22)出願日 平成7年(1995)8月1日 小林 光 (72)発明者 京都府京都市東山区本町9丁目106番地 特開平9-45679 (65)公開番号 米田 健司 (72)発明者 平成9年(1997)2月14日 (43)公開日 大阪府高槻市幸町1番1号 松下電子工 平成10年(1998)12月3日 審査請求日 業株式会社内 名村 高 早期審査対象出願 (72)発明者 大阪府高槻市幸町1番1号 松下電子工 業株式会社内 弁理士 池内 寛幸 (外1名) (74)代理人 今井 拓也 審査官 最終頁に続く

## (54) 【発明の名称】 半導体基板表面の酸化膜の形成方法及びMOS半導体デバイスの製造方法

(57) 【特許請求の範囲】

【請求項1】 半導体基板表面に酸化膜を形成するに際 1.

半導体基板上に厚さ0.1~1.5 nmの範囲の第1酸 化膜を形成し、

次いで前記第1酸化膜上に酸化触媒機能を有する金属薄膜を厚さ1~30nmの範囲で形成し、

しかる後600℃以下の温度でかつ酸化雰囲気中で熱処理を行って、前記金属薄膜の下に第2酸化膜を形成することを特徴とする半導体基板表面の酸化膜の形成方法。

【請求項2】 半導体基板上に第1の酸化膜を形成する方法が、半導体基板を下記A~ J から選ばれる少なくとも一つの液体中に浸漬することにより形成する請求項1 に記載の半導体基板表面の酸化膜の形成方法。

A. 熱濃硝酸

2

- B. 濃硫酸及び過酸化水素水の加熱溶液
- C. 塩酸及び過酸化水素水の加熱溶液
- D. 過酸化水素水
- E. オプン溶解水
- F. 硝酸及び硫酸の加熱液
- G. 弗化水素酸
- H. 酸化雰囲気中に放置することにより形成される自然 酸化膜
- 1. 沸騰水
- 10 J. アンモニア水及び過酸化水素水の加熱溶液

【請求項3】 半導体基板上に酸化膜を形成する方法が、半導体基板をオゾンガス中に暴露させるか、またはオゾンガス中で紫外線を照射しながら暴露させることにより形成する請求項1に記載の半導体基板表面の酸化膜の形成方法。

3

【請求項4】 酸化触媒機能をもつ金属薄膜が、白金またはパラジウムである請求項<u>1に</u>記載の半導体基板表面の酸化膜の形成方法。

【請求項5】 酸化触媒機能をもつ金属薄膜が蒸着法により形成されている請求項1に記載の半導体基板表面の酸化膜の形成方法。

【請求項6】 酸化雰囲気中で熱処理を行うに際し、酸化雰囲気が下記 a ~ g から選ばれる少なくとも一つの雰囲気である請求項1に記載の半導体基板表面の酸化膜の形成方法。

- a. 乾燥酸素雰囲気
- b. 乾燥酸素と非酸化性ガスとの混合ガス雰囲気
- c. 水蒸気を含んだ酸素雰囲気
- d. 水蒸気を含んだ酸素と非酸化性ガスとの混合ガス雰 囲気
- e. オゾンガス雰囲気またはオゾンガスを含む雰囲気
- f. N<sub>2</sub> Oを含んだ酸素雰囲気中
- g. NOを含んだ酸素雰囲気中

【請求項7】 酸化雰囲気中での熱処理温度が、25~600℃の範囲である請求項1に記載の半導体基板表面 20の酸化膜の形成方法。

【請求項8】 半導体基板が、単結晶シリコン、多結晶シリコン、非晶質シリコン、砒化ガリウム及びリン化インジウムから選ばれる少なくとも一つの材料である請求項1に記載の半導体基板表面の酸化膜の形成方法。

【請求項9】 半導体基板表面に酸化膜を形成する前に、あらかじめ半導体基板表面に存在する自然酸化膜及び/または不純物を除去する請求項1に記載の半導体基板表面の酸化膜の形成方法。

【請求項10】 第2酸化膜の膜厚が、第1酸化膜の膜厚より厚く、かつ1~20nmの範囲である請求項1に記載の半導体基板表面の酸化膜の形成方法。

【請求項11】 酸化雰囲気中での熱処理を、半導体基板表面に金属配線を形成した後に行う請求項1に記載の半導体基板表面の酸化膜の形成方法。

【請求項12】 半導体基板表面にMOS (metal oxide semiconductor)デバイスの酸化膜を形成するに際し、半導体基板上に厚さが0.1~1.5 n mの範囲の第1 酸化膜を形成し、

次いで前記第1酸化膜上に酸化触媒機能を有する金属薄膜を厚さ1~30nmの範囲で形成し、

その後600℃以下の温度でかつ酸化雰囲気中で熱処理を行って、前記金属薄膜の下に第2酸化膜を形成し、 その後前記金属薄膜の上に電極を形成することを特徴と するMOS半導体デバイスの製造方法。

## 【発明の詳細な説明】

#### [0001]

【発明の属する技術分野】本発明は、半導体集積回路などに用いられる金属一酸化膜ー半導体デバイス、すなわちMOS (metal oxide semiconductor)デバイス、とり

わけMOSトランジスタおよびMOS容量の極薄ゲート酸化膜および容量酸化膜等に応用が可能な半導体基板表面の酸化膜の形成方法及びMOS半導体デバイスの製造方法に関するものである。

#### [0002]

【従来の技術】半導体デバイス、とりわけMOSトラン ジスタ、MOS容量のゲート酸化膜および容量酸化膜に は通常シリコンデバイスの場合、二酸化シリコン膜(以 下、酸化膜と呼ぶ)が用いられる。これらの、酸化膜に 10 は高い絶縁破壊耐圧、高い絶縁破壊電荷量が要求され る。そのため、ウェーハの洗浄は非常に重要な工程の一 つである。ウェーハは洗浄されると同時に、低い固定電 荷密度、低い界面準位密度など高品質が要求される。一 方、デバイスの微細化、高集積化に伴い、ゲート酸化膜 や容量酸化膜厚は薄膜化しており、たとえば、0.1μ m以下のデザインルールでは4 nm以下の極薄ゲート酸 化膜が要求される。従来、MOSトランジスタのゲート 酸化膜は600℃以上の高温で、半導体基板を乾燥酸素 や水蒸気などの酸化性雰囲気に暴露することで形成する 方法が用いられてきた(たとえばVLSIテクノロジー (VLSI Technology), S. M. Sze編集、1984年、 131~168ページ参照)。

【0003】また、熱酸化以外にはモノシランを熱分解させ、基板表面に堆積させる化学的気相成長法なども用いられる。また、低温で酸化膜を成長させる方法としては、酸化性の強い、硝酸などの薬液中に半導体基板を浸漬し、化学的な酸化膜を形成する方法や、陽極酸化により酸化膜を形成する方法があるが、化学的酸化膜は成長できる膜厚範囲が限られ、一定以上の膜厚の酸化膜を成長できないという問題点があり、また陽極酸化では比較的膜厚の制御範囲は広いものの、界面特性や絶縁破壊特性などの電気特性は十分ではない。このほかにも、低温で酸化膜を形成する方法としては紫外線照射をしながら熱酸化を行う方法や、プラズマ中で酸化する方法があるがいずれの方法も、薄い高品質の酸化膜を制御性よく、かつ再現性よく形成するのは困難な状況である。

#### [0004]

【発明が解決しようとする課題】しかし、従来の比較的高温での熱酸化では、4 n m以下の酸化膜の形成時に膜厚の制御性に欠けるという問題があった。また、膜厚の制御性を向上させるために低温での酸化を行うと、形成された酸化膜の膜質の点で、界面準位密度が高いこと、及び固定電荷密度が高いことなどの問題があった。また、化学的気相成長法により堆積した酸化膜も膜厚制御性及び膜質の点で同様の問題をかかえている。特に、界面準位密度の発生はトランジスタのホットキャリア特性を劣化させるのみならず、トランジスタのしきい値電圧の不安定性、キャリアの移動度の低下など、特に微細デバイスでは致命的な問題を引き起こす。さらに、素子の微細化により熱処理工程の低減化も要求されており、特

にデバイスの設計自由度およびプロセスの自由度という点では従来の比較的高温の熱酸化膜によりゲート酸化膜を形成する方法では、必ず金属配線工程より以前にゲート酸化膜を形成する必要があった。これまで、金属配線には低抵抗を実現するためアルミニウムもしくはアルミニウム合金が用いられており、アルミニウム合金の融点は660℃程度と低く、さらにヒロック(熱処理により発生するアルミニウム配線表面の異常突出)などの発生を考えると金属配線後の熱処理は400℃以下に抑える必要がある。このため、従来の熱酸化法を用いた場合、金属配線工程以後にはゲート酸化膜の形成は困難であった。また、熱酸化膜形成において400℃以下の温度においては酸化膜厚は1時間程度の熱処理によっても1 nm以下であり、ゲート酸化膜として利用できる膜厚を形成することは困難であった。

【0005】本発明は、前記従来の酸化膜形成方法の問題を解決するため、高温加熱を用いずに半導体基板の表面に高品質の酸化膜を制御性よく形成するとともに、金属配線以後にゲート酸化膜を形成できる半導体基板表面の酸化膜の形成方法及びMOS半導体デバイスの製造方法を提供することを目的とする。

#### [0006]

【課題を解決するための手段】前記目的を達成するため、本発明の半導体基板表面の酸化膜の形成方法は、半導体基板表面に酸化膜を形成するに際し、半導体基板上に厚さ0.1~1.5 nmの範囲の第1酸化膜を形成し、次いで前記第1酸化膜上に酸化触媒機能を有する金属薄膜を厚さ1~30nmの範囲で形成し、しかる後600℃以下の温度でかつ酸化雰囲気中で熱処理を行って、前記金属薄膜の下に第2酸化膜を形成することを特30徴とする。

【0007】次に本発明のMOS半導体デバイスの製造方法は、半導体基板表面にMOS (metal oxide semicon ductor)デバイスの酸化膜を形成するに際し、半導体基板上に厚さが0.1~1.5 nmの範囲の第1酸化膜を形成し、次いで前記第1酸化膜上に酸化触媒機能を有する金属薄膜を厚さ1~30nmの範囲で形成し、その後600℃以下の温度でかつ酸化雰囲気中で熱処理を行って、前記金属薄膜の下に第2酸化膜を形成し、その後前記金属薄膜の上に電極を形成することを特徴とする。

【0008】前記方法においては、半導体基板上に第1の酸化膜を形成する方法が、半導体基板を下記A~Jから選ばれる少なくとも一つの液体中に浸漬することにより形成することが好ましい。

### A. 熱濃硝酸

- B. 濃硫酸及び過酸化水素水の加熱溶液
- C. 塩酸及び過酸化水素水の加熱溶液
- D. 過酸化水素水
- E. オゾン溶解水
- F. 硝酸及び硫酸の加熱液

#### G. 弗化水素酸

H. 酸化雰囲気中に放置することにより形成される自然 酸化膜

6

#### 1. 沸騰水

J. アンモニア水及び過酸化水素水の加熱溶液 前記A~Fの液体であれば、例えばシリコンなどの半導 体基板を酸化するのに適しているからである。

【0009】また前記方法においては、半導体基板上に酸化膜を形成する方法が、半導体基板をオゾンガス中に暴露させるか、またはオゾンガス中で紫外線を照射しながら暴露させることにより形成してもよい。気相で酸化膜を形成すると塵等のコンタミが付着しないという利点がある。

【0010】また前記半導体及びその酸化膜の形成方法においては、酸化触媒機能をもつ金属薄膜が、白金またはパラジウムであることが好ましい。この触媒は低温で酸化する機能に優れているからである。

【0011】また前記半導体及びその酸化膜の形成方法 においては、酸化触媒機能をもつ金属薄膜を蒸着法によ り形成することが好ましい。膜厚が薄くかつ均一に形成 できるからである。

【0012】また前記方法においては、酸化雰囲気中で 熱処理を行うに際し、酸化雰囲気が下記 a ~ g から選ば れる少なくとも一つの雰囲気であることが好ましい。

- a. 乾燥酸素雰囲気
- b. 乾燥酸素と非酸化性ガスとの混合ガス雰囲気
- c. 水蒸気を含んだ酸素雰囲気
- d. 水蒸気を含んだ酸素と非酸化性ガスとの混合ガス雰 囲気
- 10 e. オゾンガス雰囲気またはオゾンガスを含む雰囲気
  - f. N<sub>2</sub> Oを含んだ酸素雰囲気中
  - g. NOを含んだ酸素雰囲気中

この酸化処理により第2酸化膜を効率よく合理的に形成できる。

【0013】また前記方法においては、酸化雰囲気中での熱処理温度が、25~600℃の範囲であることが好ましい。低温酸化処理することにより本発明の目的を達成できるからである。

【0014】また前記半導体及びその酸化膜の形成方法 40 においては、半導体基板が、単結晶シリコン、多結晶シ リコン、非晶質シリコン、砒化ガリウム及びリン化イン ジウムから選ばれる少なくとも一つの材料であることが 好ましい。半導体基板として応用範囲が広いからであ る。

【0015】また前記方法においては、半導体基板表面に酸化膜を形成する前に、あらかじめ半導体基板表面に存在する自然酸化膜及び/または不純物を除去することが好ましい。シリコン表面に高品質な極薄酸化膜を形成するために、あらかじめ清浄なシリコン表面にしておく50 ためである。

【0016】また前記方法においては、第2酸化膜の膜厚が、第1酸化膜の膜厚より厚く、かつ1~20nmの範囲であることが好ましい。最終的に得られる酸化膜の厚さが前記の範囲であれば、MOSトランジスタ、MOS容量の極薄ゲート酸化膜及び容量酸化膜等に有用だからである。

【0017】また前記方法においては、酸化雰囲気中での熱処理を、半導体基板表面に金属配線を形成した後に行うこともできる。

### [0018]

【発明の実施の形態】前記した本発明の半導体によれば、半導体基板表面に酸化膜と金属薄膜とを少なくとも含む半導体であって、前記金属薄膜は厚さ1~30nmの範囲の酸化触媒機能を有する金属であり、かつ前記酸化膜は前記酸化触媒機能を有する金属によって形成された膜を含む厚さ1~20nmの範囲の膜であることにより、高温加熱を用いずに半導体基板の表面に高品質の酸化膜を制御性よく形成するとともに、金属配線以後にゲート酸化膜を形成できる半導体を実現できる。

【0019】次に本発明の半導体基板表面の酸化膜の製造方法によれば、半導体基板上に厚さ0.1~1.5 nmの範囲の第1酸化膜を形成し、次いで前記第1酸化膜上に酸化触媒機能を有する金属薄膜を厚さ1~30 nmの範囲で形成し、しかる後600℃以下の温度でかつ酸化雰囲気中で熱処理を行って第2酸化膜を形成することにより、効率よくかつ合理的に半導体基板上に薄くかつ均一な品位の酸化膜を高品質かつ高制御性で形成することができる。

【0020】本発明の方法による酸化膜の形成方法では、清浄な半導体基板上に、薄い均質な酸化膜を形成し 30 た後、酸化触媒となる金属薄膜を形成させることにより、金属薄膜直下の半導体基板を室温 (25℃) から6 00℃の低温で酸化することができる。このとき形成された酸化膜は膜厚制御性が高く1~20nm程度の薄い酸化膜を容易に形成することができる。また、このようにして形成された酸化膜は界面特性のすぐれたものが得られ界面準位密度の低い高品質の酸化膜が形成できる。このとき形成する酸化膜の膜質は、半導体基板上にまずはじめに形成する薄い酸化膜の形成方法により変えることができ、また酸化速度は熱処理する温度と、酸化性雰 40 囲気の種類により変化させることができる。本発明のさらに好ましい条件においては、半導体基板を室温(25℃)~400℃の範囲の温度で酸化することができる。

## [0021]

【実施例】以下、実施例を用いて本発明をさらに具体的に説明する。まず、本発明により酸化膜を形成する実施例を図1を用いて説明する。本実施例では半導体基板としてシリコン基板を例にとって、MOS容量を形成する工程を説明する。まず、シリコン基板1上に分離領域2と活性領域4を形成した。活性領域4の表面には自然酸50

化膜9が存在している(図1 (a))。シリコン基板としてp型(100)、 $10\sim15\Omega$ cmの基板を用い、ボロンのチャネルストッパーを注入後、分離領域2としてLOCOS(local oxidation of silicon)酸化膜を500nmの膜厚で形成した。

【0022】次に、活性領域4の表面を洗浄するため、公知のRCA洗浄(W. Kern、D. A. Plutien: RCA レビュー31、187ページ、1970年)方法によりウェーハを洗浄した後、希HF溶液(0.5vol.%HF水溶10液)に5分間浸漬し、シリコン表面の自然酸化膜9を除去した(図1(b))。シリコン表面に高品質な極薄酸化膜を形成するためには、清浄なシリコン表面3が必要であり、シリコン表面の自然酸化膜9の完全除去及びシリコン表面の不純物除去が重要である。

【0023】次に超純水でウェーハを5分間リンス(洗 浄)した後、ウェーハを115℃の熱硝酸に10分間浸 漬し、シリコン基板に表面厚さ1.1 nmの化学的酸化 膜(第1酸化膜) 5を形成した(図1 (c))。本実施 例においては、半導体基板の洗浄、自然酸化膜の除去 後、化学処理や低温の熱処理により半導体表面に薄い酸 化膜5を形成した。半導体表面の化学処理方法としては 本実施例のような熱濃硝酸に浸漬する方法のほか、硫酸 と過酸化水素水の混合溶液に浸漬する方法、塩酸と過酸 化水素水の混合溶液に浸漬する方法、アンモニア水と過 酸化水素水の混合溶液に浸漬する方法、オゾンを10数 p p m溶解させたオゾン水に浸漬する方法などが挙げら れる。本実施例では熱濃硝酸により重金属などを含まな い清浄かつ高品質な化学酸化膜を形成した。また、この 他に、オゾンガス雰囲気中にウェーハを暴露しながら、 400℃から室温で熱処理する方法や、紫外線を照射し ながらオゾンガス雰囲気中にウェーハを暴露する方法な どがある。

【0024】前記で説明した自然酸化膜9の除去は、この後形成させる第1酸化膜5の特性上、重要な役割をもっており、清浄でかつ均質な酸化膜形成が要求される。 表面の重金属および自然酸化膜の除去の後、さらにオゾンガスの導入によりウェーハ表面に超清浄な薄い表面保護酸化膜を形成することができ、超清浄なウェーハ表面を得ることができる。

【0025】次に、シリコン基板上の第1酸化薄膜5上に、酸化触媒機能をもつ金属膜として、電子ビーム蒸着法により、約3nmの厚さの白金6を蒸着した(図1(d))。この際、白金には99.99%の純度のものを用いた。蒸着速度は0.3nm/分、蒸着中のシリコン基板の温度は50Cとし、圧力は $1\times10^{-4}$ Paとした。

【0026】その後、電気炉で加湿酸素中で300℃で 1時間処理した。この加熱処理によりシリコン酸化膜7 が厚さ4.5nmに成長した(図1(e))。このと き、シリコン基板1上には厚さ4.5nmの酸化膜7 と、厚さ3nmの白金6が形成されている。なお、酸化 触媒機能をもつ金属膜としては白金のほかにパラジウム を用いてもよい。酸化膜7はゲート酸化膜としても利用 できる。

【0027】次に電極を形成するため、スパッタ法によりアルミニウム $8を1\mu$  m堆積し(図1(f))、公知のフォトリソグラフィー技術によりゲート電極をパターニングした後、公知のドライエッチング技術によりアルミニウムおよび白金をエッチングしゲート電極10を形成した(図1(g))。本実施例では、酸化触媒として 10の白金膜をそのまま電極の一部として使用したが、王水などで白金を除去した後、改めてゲート電極となる導電性膜を形成してもよい。

【0028】図2は、洗浄を行い、自然酸化膜を除去し た後にシリコン基板表面を清浄化した後、熱濃硝酸に浸 漬した後に観測したX線光電子スペクトルである。X線 光電子スペクトルはVG社製ESCALAB220iー XLを用いて測定した。この際、X線源としては、エネ ルギーが1487eVのAlのΚα線を用いた。光電子 は表面垂直方向で観測した。ピーク(1)は、シリコン 酸化膜のSiの2p軌道からの光電子によるものであ り、ピーク (2) はシリコン酸化膜のSiの2p軌道か らの光電子によるものである。ピーク(2)とピーク (1) の面積強度の比から、シリコン酸化膜の膜厚は 1.1nmと計算できた。ここで、Siの2p軌道から の光電子のシリコン酸化膜中での平均自由行程として 2. 5 nm、シリコン基板中の平均自由行程として2. 3 n mを用いた。 (R. FLITSCHAND S. I. Raider, ジャーナル オブ ザ バキュウム サイエンス アンド テクノロジー(J. Vac. S ci. Technol.) 12巻(1975年)、30 5ページ参照)。

【0029】図3は、濃硝酸でシリコン酸化膜形成後、その試料を電気炉に導入し、加湿酸素中で300℃、1時間加熱し、その後測定したX線光電子スペクトルである。ピーク(2)とピーク(1)の面積強度比は図2のものとほとんど変わらず、シリコン酸化膜厚は300℃の酸化性雰囲気中での加熱処理により変化しないことがわかる。このことは、通常の熱酸化法では300℃という低温ではシリコン酸化膜をMOSトランジスタのゲー40ト酸化膜として少なくとも必要な2~6 n m の膜厚には成長させることが全くできないということを示している

【0030】図4は、熱濃硝酸でシリコン酸化薄膜を形成し、その上に約3nmの白金膜を電子ビーム蒸着し、さらにその試料を電気炉に導入し、加湿酸素中で300℃、1時間加熱し、その後、測定したX線光電子スペクトルである。X線光電子スペクトルは島津製作所製ESCA1000を用いて測定した。この際、X線源としてエネルギー1254eVのMgのKα線を用いた。シリ

コン酸化膜のピーク強度(2)が増加し、シリコン酸化膜が成長したことがわかる。図4中のピーク(2)とピーク(1)の面積強度比より、シリコン酸化膜の膜厚は4.5 nmと計算される。すなわち、白金薄膜がシリコン酸化薄膜上に存在すれば、300℃程度の低温加熱によりシリコン酸化膜が成長することが確認できた。

【0031】図5は、シリコン酸化膜の膜厚を加熱温度 に対して、プロットしたものである。プロット (a) で. は、シリコンウェーハを熱濃硝酸に浸漬させることによ り、シリコン酸化膜を形成し、その後試料を電気炉に導 入し、加湿酸素雰囲気中種々の温度で1時間加熱した後 に測定したX線光電子スペクトルの面積強度比より求め た酸化膜厚である。プロット(b)では、シリコンウェ 一ハを熱濃硝酸に浸漬することによりシリコン酸化膜を 形成し、その上に電子ビーム蒸着法により約3ヵmの白 金膜を蒸着し、その後試料を電気炉に導入し加湿酸素中 種々の温度で1時間加熱した。シリコン酸化膜の膜厚 は、Siの2p領域のX線光電子スペクトルから見積も った。プロット(a)から、シリコン酸化膜上に白金膜 厚が存在しない場合、300℃以下の低温の加熱処理に よってシリコン酸化膜の膜厚が実験誤差範囲内で変化し ないことがわかる。一方、プロット (b) から、シリコ ン酸化膜上に白金薄膜が存在すれば、低温の加熱処理に よりシリコン酸化膜が成長することがわかる。

【0032】図6は本実施例により形成した白金3nm/酸化膜2.6nm/Si基板構造の界面準位密度のエネルギー分布を示したものである。ここで測定しているような2.6nmの極薄酸化膜を持つMOSデバイスの界面準位のエネルギー分布は、従来から用いられている電気容量-電圧測定(C-V)やコンダクタンスー電圧測定(G-V)などの電気的測定から求めることができないので、バイアス電圧印加時のX線光電子スペクトル測定という方法を用いた(H. KOBAYASHI, Y. YAMASHITA, T. MORI, Y. NAKATO, K. H. PARK, Y. NISHIOKA, サーフェスサイエンス(Surf. Sci.) 326巻、(1995年)、124ページ、H. KOGAYASHI, T. MORI, K. NAMBA, Y. NAKATO, ソリッドステイトコミュニケーション(Solid State Commun.) 92巻、(1994年)、29ページ参照)。

40 【0033】なお、前記本実施例の酸化処理においては 熱濃硝酸による化学酸化膜(1.1nm)形成後は熱処 理を行っていない。このときの界面準位はミッドギャッ プをはさんで分布しており、Siのダングリングボント が酸化膜中のSiおよび酸素原子と弱い相互作用を起こ しているものと考えられる。本実施例により形成した酸 化膜の界面準位密度は550℃で形成した3nmの酸化 膜や700℃のウェット酸化で形成した酸化膜よりも低 いレベルになっている。このことは、本実施例の方法で 形成した酸化膜がゲート酸化膜として十分な界面特性を 有していることを示している。したがって、本実施例の 方法により形成した薄い酸化膜はMOSトランジスタや MOS容量の極薄ゲート酸化膜として有用である。本発 明による方法により形成した酸化膜はトランジスタのゲ ート酸化膜として適用可能であるのは勿論のこと、他に もさまざまな用途に適用可能である。

【0034】図7はダイナミックランダムアクセスメモ リー (DRAM) のスタックトキャパシタによるセル容 量への本発明の適用例を示したものである。通常、スト レージノード18と呼ばれる容量電極は燐などの導電性 不純物を1×10<sup>20</sup>/ c m<sup>3</sup> (atom) 程度含んだ非晶質シ リコンで形成されている。これらのストレージノード上 に例えば熱酸化膜を形成する場合、熱処理により非晶質 シリコン膜のグレインが成長しそれに伴うストレスの発 生により、ストレージノード上に形成する容量絶縁膜の 絶縁破壊特性が劣化するという問題点があったが、本発 明の如き400℃以下の低温による酸化膜成長では非晶 質シリコンのグレイン成長は起こらず、かつ厚さ2~4 nmの極薄容量酸化膜19を制御性よく形成することが できる。この場合、セル容量の構造は、非晶質ストレー ジノード18/本発明による低温酸化膜19/白金薄膜 20/非晶質セルプレート21となる。ここで白金薄膜 20が存在することによりセルプレートの空乏化を防止 することができ、セル容量の確保もできる。この他、多 結晶シリコンや非晶質シリコン上に本発明の方法により 酸化膜を形成することにより、これらの導電膜に挟まれ た構造の容量を実現することができる。 なお、図7にお いて、11はp型シリコン基板、12はp型ウェル領 域、13は分離領域、14は選択トランジス(ポリサイ ドゲート)、14 ′ は多結晶シリコン膜、14" はタン グステンシリサイド (WSix) 膜、15はビート線 (ポリサイド)、15 (は多結晶シリコン膜、15"は タングステンシリサイド(WSix)膜、16はソース ドレインn+ 拡散層、17は層間絶縁膜である。

【0035】また、図8は本発明の方法で形成した酸化 膜をMOSトランジスタに適用した場合の実施例であ る。 P型基板上に素子分離形成後、活性領域にしきい値 電圧制御としてボロンを 1×10<sup>18</sup>/c m³ (atom)の濃 度が得られるようにイオン注入した後、ウェーハ表面を 洗浄し、さらに無水HFガスにより約10秒間自然酸化 膜のエッチング(除去)を行った後、つづいてオゾンガ ス中に暴露しシリコン表面に厚さ1nmの酸化膜を形成 した。その後、スパッタ法により白金34を厚さ3nm に堆積し、100℃、加湿酸素雰囲気中で1時間熱処理 を行い、膜厚2.2 nmのゲート酸化膜33を形成し た。その後ポリシリコン膜35を公知の減圧気相成長法 により530℃で100nm形成した。このときの堆積 膜は非晶質で燐濃度は3×10<sup>20</sup>/cm<sup>3</sup> (atom)であ る。その後、公知のフォトリングラフィー技術によりゲ ート電極のパターンニングを行い、公知のドライエッチ ング技術によりゲート電極の非晶質シリコン35/白金 50 工程、(c)はシリコン基板の表面に化学的酸化膜(第

12

34/ゲート酸化膜33のエッチングを行った。その 後、サイドウォール36として燐ドープドオキサイド膜 を堆積した。さらにサイドウォールエッチングを行った 後に、ソースドレイン38をイオン注入により形成し た。この他にも、金属配線工程後にMOSトランジスタ を形成することも、本発明の如き低温酸化法を用いるこ とにより可能となる。なお、図8において、31はp型 シリコン基板、32はp型ウェル領域、37はソースド レインLDD拡散層、38はソースドレインn<sup>+</sup> 拡散層 である。

【0036】以上説明した通り本発明の前記実施例にお いては、半導体基板を室温(25℃)~400℃の範囲 の温度で酸化処理できることが確認できた。

### [0037]

【発明の効果】以上説明した通り本発明の半導体によれ ば、半導体基板表面に酸化膜と金属薄膜とを少なくとも 含む半導体であって、前記金属薄膜は厚さ1~30nm の範囲の酸化触媒機能を有する金属であり、かつ前記酸 化膜は前記酸化触媒機能を有する金属によって形成され た膜を含む厚さ1~20 nmの範囲の膜であることによ り、高温加熱を用いずに半導体基板の表面に高品質の酸 化膜を制御性よく形成するとともに、金属配線以後にゲ ート酸化膜を形成できる半導体を実現できる。

【0038】次に本発明の半導体基板表面の酸化膜の製 造方法によれば、半導体基板上に厚さ0.1~1.5 n mの範囲の第1酸化膜を形成し、次いで前記第1酸化膜 上に酸化触媒機能を有する金属薄膜を厚さ1~30nm の範囲で形成し、しかる後600℃以下の温度でかつ酸 化雰囲気中で熱処理を行って第2酸化膜を形成すること により、効率よくかつ合理的に半導体基板上に薄くかつ 均一な品位の酸化膜を高品質かつ高制御性で形成するこ とができる。

【0039】また本発明のさらに好ましい酸化膜の形成 方法によれば、半導体基板を600℃以上の高温に曝す ことなく、室温から600℃程度の低温で、界面特性に すぐれた高品質の極薄酸化膜を膜厚制御性よく形成する ことができ、熱履歴を問題にする事なく高品質の極薄ゲ ート酸化膜を形成することができる。さらに、本発明の 如き酸化膜の形成方法を多結晶シリコン上、非晶質シリ コン上に応用することにより、高性能の容量を形成する ことが可能になる上、低温酸化の特徴を生かして、金属 配線工程以後にMOSトランジスタ形成を行うことがで きプロセス、デバイス設計の自由度の向上および性能を 大幅に向上させることができる。

#### 【図面の簡単な説明】

【図1】 本発明の一実施例の半導体基板の酸化方法を 用いてMOS容量を形成する場合のプロセス図で、

(a) はシリコン基板上に分離領域と活性領域を形成し た工程、(b) はシリコン表面の自然酸化膜を除去した 13

1酸化膜)を形成した工程、(d)は酸化触媒機能をも つ金属膜として白金膜を形成した工程、(e)は酸化雰 囲気中で加熱処理したシリコン第2酸化膜を形成した工 程、(f)は電極膜を形成した工程、(g)はゲート電 極を形成した工程を各々示す。

【図2】 同、洗浄を行い、自然酸化膜を除去した後に シリコン基板表面を清浄化した後、熱濃硝酸に浸漬した 後に観測したX線光電子スペクトルである。

【図3】 同、濃硝酸でシリコン酸化膜形成後、その試 料を電気炉に導入し、加湿酸素中で加熱し、その後測定 10 14 選択トランジス(ポリサイドゲート) したX線光電子スペクトルである。

【図4】 同、熱濃硝酸でシリコン酸化薄膜を形成し、 その上に白金膜を電子ビーム蒸着し、さらにその試料を 電気炉に導入し、加湿酸素中で加熱し、その後測定した X線光電子スペクトルである。

【図5】 本発明の方法により形成した一実施例の酸化 膜厚と酸化温度の関係を示す図。

【図6】 本発明の方法により形成した一実施例の酸化 膜の界面準位密度分布。

【図7】 本発明の方法により形成した酸化膜のDRA 20 20 白金薄膜 M容量絶縁膜への適用例を示す断面図。

【図8】 本発明の方法により形成した酸化膜のMOS トランジスタへの適用例を示す断面図。

#### 【符号の説明】

- 1 シリコン基板 (半導体基板)
- 2 分離酸化膜
- 3 清浄な半導体表面
- 4 半導体表面の活性領域
- 5 清浄な半導体表面上に成長させた酸化膜(第1酸化


#### 膜)

- 6 白金薄膜
- 7 酸化膜 (第2酸化膜)
- 8 金属堆積膜 (スパッタアルミニウム合金)


14


- 9 半導体表面の自然酸化膜
- 10 金属ゲート電極
- 11 p型シリコン基板
- 12 p型ウェル領域
- 13 分離領域
- - 14 多結晶シリコン膜
  - 14" タングステンシリサイド(WSix)膜
  - 15 ビート線(ポリサイド)
  - 15 多結晶シリコン膜
  - 15" タングステンシリサイド(WSix)膜
  - 16 ソースドレインn+ 拡散層
  - 17 層間絶縁膜
  - 18 非晶質ストレージノード
  - 19 低温酸化膜
- - 21 非晶質セルプレート
  - 31 p型シリコン基板
  - 32 p型ウェル領域
  - 33 ゲート酸化膜
  - 34 白金
  - 35 ゲート電極の非晶質シリコン
  - 36 サイドウォール
  - 37 ソースドレインLDD拡散層
  - 38 ソースドレインn+拡散層

【図2】




【図3】





【図8】



## フロントページの続き

(56) 参考文献 特開 平1-305572 (JP, A)

特開 平1-264263 (JP, A)

特開 平6-29521 (JP, A)

(58)調査した分野(Int.Cl.<sup>6</sup>, DB名)

H01L 21/316

H01L 29/78